

11 月 18 日《数字逻辑设计》作业

12 月 2 日, 课堂提交, 请用作业本!

1. 设计 4 位 BCD 码计数器, 状态 0 到 9 再回到状态 0。输入信号时钟 CLK、同步复位 CLR、使能 EN, 输出 QA, QB, QC, QD。CLR 为 1 时计数器回复状态 0, 否则 EN 为 1 时计数, 否则停止计数。采用 D 触发器和任意的逻辑门, 实现该电路, 画出电路图。

2. 使用两个级联的 163 计数器实现 6 位偏移计数器, 计数器在 000010 和 110011 之间循环计数。确保当外部复位信号有效时, 计数器从 000010 开始。外部使能信号 EN 为 1 时计数, 否则停止计数。

3. 串行二进制串模式识别

(文字问题)假设有限状态机具有 1 个输入(X)和 2 个输出(Z_1 和 Z_2)。每当输入序列中出现 101 时, 输出 $Z_1 = 1$, 并假设序列 011 尚未出现。而每当输入中出现 011 时, 输出 $Z_2 = 1$ 。这里可以看到, 一旦 $Z_2 = 1$, $Z_1 = 1$ 就不可能发生。假设使用米利型设计来实现该状态机, 画出对应的状态图。提示: 最小状态数量是 8。

4. 状态机设计

(文字问题)假设时序电路具有 1 个输入(X)和 1 个输出(Z)。对于以下每种情况, 画出米利型状态图:

(a) 当且仅当输入中逻辑 1 的总数能够被 3 整除时(例如 0, 3, 6, ...), 输出 $Z = 1$ 。

(b) 当且仅当输入中逻辑 1 的总数能够被 3 整除, 且逻辑 0 的数量是大于 0 的偶数时, 输出 $Z = 1$ 。提示: 9 个状态足够表示。